基于Verilog HDL的门禁控制电路设计开题报告

 2022-10-02 21:57:50

1. 研究目的与意义

对于现代社会而言,安全系统显得越来越重要。

而同时,原始的机械锁不断被电子密码锁,电子磁卡锁所取代,但由于这两种锁的弊端日益增多,取而代之的是门禁管理系统。

因此,在在各区域引入门禁管理系统是非常必要的,通过校园卡或其他身份认证卡进行身份识别和验证控制电子锁的开门与否。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

2. 课题关键问题和重难点

整个门禁控制电路是为了提高人们的生活、工作区域的安全度而设计的。

它应该具有人员识别、门禁控制、进出记录等功能。

其中人员识别和门禁控制是整个电路系统的最基础也是最核心的功能,其他的一切功能都需要依附于这两个功能之上。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

3. 国内外研究现状(文献综述)

1.门禁系统简介据查找研究,世界上现有的门禁系统有:密码门禁系统,非接触IC卡系统,指纹虹膜的生物识别门禁系统的。

密码门禁系统的缺点是密码容易泄露,又无从查起,安全系数很低。

生物识别门禁系统安全性高,但是成本相对较高,并且存在识别率和存储容量的问题,因此没有广泛推广。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

4. 研究方案

此次课题需要了解门禁系统的主要需求有哪些,例如门禁控制与进出人员识别,进出人员记录,时间控制(对不同人员的进出时间进行控制),紧急开启等等。

根据以上的思路设计控制电路,制定设计方案进行Verilog HDL编程。

系统用FPGA实现,尽可能少使用外部组件,以提高系统的稳定性与可靠性。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

5. 工作计划

本课题要求完成以下任务: ①查找文献,完成门禁控制电路的系统功能、电路模块的系统级和划分; ②采用HDL语言描述电路系统,完成系统电路的设计和模拟; ③运用SYNOPSYS和CADENCE完成芯片的版图设计和验证; ④提交设计文档,完成毕业设计论文第1周:查找文献和翻译文献,制定工作计划 第2周:撰写开题报告,进行ISE与Modelsim软件的学习第3周:电路系统的总体设计和规划并完成外文翻译 第4-7周:对课题进行具体研究,练习运用Verilog HDL软件进行程序编写。

在对软件熟悉后进行各系统模块的设计,并进行各模块的FPGA电路仿真与调试 第8周:门禁电路模块的仿真 第9周:门禁电路的模拟与验证第10周:门禁电路的版图设计 第11周:规整毕设资料,修改论文初稿论文 第12周:提交论文,准备答辩。

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

以上是毕业论文开题报告,课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。