基于Verilog HDL的考勤机控制电路设计开题报告

 2022-10-02 21:57:50

1. 研究目的与意义

社会在不断发展,各种企业的规模也在不断增大,而规模增大所导致的后果就是对众多员工管理的不易和低效,因而完善人事管理系统势在必行,而这需要的不仅仅是有能力的人事管理人才,方便的人事管理工具应运而生,考勤机控制系统是其中重要一环。

通过使用考勤机控制电路设计出来的系统软件,企业可以不耗费人力去专门进行员工考勤的查询,而通过打卡或者其他方式记录来了解每个员工全部的出勤情况,将出勤情况与员工工资、奖金挂钩,达到正负激励作用,能够通过所有员工的出勤记录比较来发现企业管理和员工作业方面的诸多问题,更是员工工资及福利待遇方面重要的参考依据,从而更好促进工作质量的提高,增加企业的竞争能力和综合效益,并且还减少了很大的一笔管理费用,提高了管理效率和质量。

2. 课题关键问题和重难点

课题关键:1.考勤模块的存储单元是本次课题设计的核心,内置地址和指针控制提供基本的串行接口读/写存储器。

通过对外部信号的识别将数据信号传送到内部接收器,从而进一步控制触发器的接收。

2.在总体框架建模时,需要明确设计思路,熟练掌握几大模块的功能和要求,在符合设计环境和功能配置的基础上,完成各个模块的有序连接,注意搭建顺序。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

3. 国内外研究现状(文献综述)

考勤机作为一个智能化的高科技产品,以其高效性、可靠性等诸多优点,得以在人们生活中被很广泛的应用。

考勤系统在国内外的发展已经比较成熟。

它的发展不单单是限于一张必须随身携带的IC卡,它将考勤系统的发展和生物识别技术结合起来,研制出了指纹识别考勤系统,脸像识别考勤系统,虹膜识别考勤系统,手型识别考勤系统,声音识别考勤系统,非接触射频IC卡考勤系统。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

4. 研究方案

首先,通过阅读有关书籍,并在网上查找相关资料,对Verilog HDL语言进行系统深入的学习,巩固自己的Verilog HDL语言编程能力。

其次,确定考勤机电路设计是由时序模块、计时模块、考勤模块以及控制模块组成。

时序模块:主要用于判断员工上班是否迟到;计时模块:用于记录员工上下班之间的时长,判断员工是否加班或者早退的情况;考勤模块:对员工考勤信息进行记录及查询;控制模块:设定上下班时间以及节假日的设置。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

5. 工作计划

第1周:确定了自己的论文题目后,查找关于考勤机控制电路设计这方面的文献和翻译文献 第2周:根据论文题目进行调研,按照指导老师所下任务的具体要求,安排并准备好论文前期工作,查找资料,对论文的框架和内容有一个大体的了解并且完成开题报告第3周:整理相关资料、补学空白知识点,开始进行电路系统的总体设计和规划第4周:对各个电路模块原理进行分析并对相关问题疑问咨询老师第5周:开始进行设计考勤机控制的电路模块第6 周:检查每个电路模块,查漏补缺第7周:检查各模块的对错并进行各模块的FPGA电路仿真 第8周:把各模块按照所设计的连接起来第9周:将系统电路仿真与调试 第10周:模拟与验证芯片电路第11周:整理毕业设计的资料,撰写论文 第12周:提交论文 第13周:准备答辩

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

以上是毕业论文开题报告,课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。