1. 研究目的与意义
随着集成电路芯片的快速发展，混合信号集成系统，尤其是以片上系统为代表的超大规模集成电路集成了大量模数转换器，自动增益控制环路，峰值检测器等电路。
作为这些电路中关键模块，比较器一直是学术界和工业界关键模块，动态比较器以其响应速度快、静态功耗低的特点得到了广泛应用，其速度，功耗，噪声，失调电压等性能对系统速度，精度和功耗具有至关重要的作用。
目前动态比较器的研究主要集中在以下几方面：1）减小输入失调电压与输入参考噪声的影响；2）降低动态比较器的电源电压；3）增加输入信号的范围
2. 课题关键问题和重难点
要求基于0.18um CMOS工艺，利用HSpice或者Cadence软件设计一款带有前置预放大器的动态比较器电路。
设计指标如下：1.比较器的分辨率：小于1.5mV2.比较器的工作速率：大于1MHz3.比较器的功耗：低于10mW为了提高比较器的分辨率，传统的动态比较器在锁存比较器前增加一级前置放大器，用来提供一定增益，并保证足够的带宽。
锁存器的响应时间常数τ与WL成正比。
3. 国内外研究现状（文献综述）
比较器是模数转换器中非常关键的单元,实现把输入模拟信号与参考电压进行比较并输出结果,当模拟输入高于参考电压时输出为高电平,反之则输出低电平,其速度和精度等性能参数直接影响着整个ADC电路的相关性能。
而且由于在全并行结构中,比较器的数目与量化位数呈指数关系,所以实现低功耗比较器对最终ADC整体的较低功耗有着十分重要的意义。
高速比较器在结构上一般都是采用前置放大器加上比较电路的方式实现,如图所示,前置放大器将输入信号进行预放大,以使比较电路获得更高的分辨率。
4. 研究方案
1.先查询所需电路的主要性能指标，主要电路结构及其原理并提出设计指标。
2.对放大器电路和锁存器电路进行深入研究，从理论上详细分析各模拟模块结构、原理、实现方法，并最终完成符合指标的设计。
3.高速动态比较器采用了带时钟的低功耗高速正反馈动态比较器这样结构的动态比较器体现了设计简洁、低功耗、占用面积小的特点。
5. 工作计划
第1周：撰写开题报告 第2周：撰写开题报告第3周：查找文献和翻译文献 第4周：查找文献和翻译文献第5周：电路的总体设计和规划 第6周：电路各模块的设计 第7周：电路各模块的设计第8周：各模块程序测试第9周：软件功能验证第10周：电路的整合第11周：电路的测试和验证第12周：电路的实验数据收集第13周：规整毕设资料，撰写论文第14周：提交论文第15周：准备答辩第16周：毕设结束工作
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
