1. 研究目的与意义
物理不可克隆函数(PUFs)作为一种全球新兴的信息安全机制，具有低成本、高安全的特点，正在成为主流的信息安全产业的支撑，能够有效解决上述问题。
当给定一个已知激励,PUF将会产生一个对应唯一的响应。
这个响应同时取决于PUF所在物理单元的纳米级结构。
2. 课题关键问题和重难点
本课题需要在Spartan-3E开发板上实现二异或APUF，需要测试二异或APUF的随机性和稳定性。
需要Spartan-3E开发板及其套件，本课题使用Verilog、Python/Matlab等语言/软件。
PUF是一种(部分)无序的物理系统S，可以受到所谓的外部刺激或激励Ci的激励，在此基础上，PUF会与相应的反应RCi反应。
3. 国内外研究现状（文献综述）
在许多安全应用中，加密、数字签名和消息认证码等加密原语扮演着核心角色。
不幸的是，上述PUF电路的输出不适合作为加密密钥。
由于噪声，每次评估的输出可能会略有不同，即使是在同一个IC上，同样的挑战也是如此。
4. 研究方案
本课题使用Spartan-3E开发板上实现二异或APUF并测试二异或APUF的随机性和稳定性。
Spartan-3E多用途EDA实验开发平台，核心器件为XILINX公司的SpartanTM-3E器件XC3S500E，逻辑容量为50万门。
SpartanTM3E借助于低成本的CPL，90nm 工艺，满足了对大批量、IO为核心的可编程逻辑解决方案的行业需求，是业界成本最低、性能最好的FPGA之一。
5. 工作计划
第一周： 翻译导师所提交的外文文献，文档中翻译附上原文交给导师审核，审核后提交到毕业设计系统；第二周： 撰写开题报告，查找相关资料，对课题进行分析思考，并修改完善开题报告，将终稿给导师审核后提交到毕业设计系统中；第三周： 通过学习相关文献，了解APUF、异或APUF的内容；第四周： 通过学习相关文献，了解APUF、异或APUF的原理；第五周： 了解Spartan-3E开发板及其套件，熟悉开发板的使用方法；第六周： 了解Verilog、Python/Matlab等语言，复习大四上学期所学习的Verilog内容；第七周： 在Spartan-3E开发板上实现二异或APUF；第八周： 在Spartan-3E开发板上实现二异或APUF；第九周： 测试二异或APUF的稳定性；第十周： 测试二异或APUF的随机性；第十一周： 规整毕设资料，撰写论文初稿，与导师探讨并改进论文细节；第十二周： 提交论文；第十三周： 准备答辩；第十四周： 毕设结束工作
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
